EP0

Jocument

MULTILAYER INTERCONNECTION STRUCTURE IN THROUGH HOLE

Publication number: JP63157439

Publication date:

1988-06-30

Inventor:

HASEGAWA HITOSHI

Applicant:

FUJITSU LTD

Classification:

- international:

H01L23/52; H01L21/3205; H01L23/52; H01L21/02;

(IPC1-7): H01L21/88


- European:

Application number: JP19860304454 19861220 Priority number(s): JP19860304454 19861220

Report a data error here

Abstract of JP63157439

PURPOSE:To reduce the number of necessary through holes, eliminate the limitation of a through hole diameter, and manufacture excellently a mutilayer interconnection structure, by applying a multilayer structure to the wiring of through holes. CONSTITUTION:Wiring in the through hole 21 of a P-Si substrate 20 is formed as a multilayer structure wherein the respective wiring layers 24, 26 and 20 are stacked via the respective insulative layers 24, 2b and 28. On extending parts 26a, 26b, 28a and 28b to a rear surface 23, connection parts 35-38 to other wirings are formed so as to reach the surface 22 of the multilayer interconnections 24, 26 and 28. The wiring of through hole 21 is formed as a multilayer structure, and the number of necessary through holes 21 is reduced. Thereby the limitation of the diameter of through hole 21 is eliminated, and the multilayer interconnection structure is excellently manufactured.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許 厅(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 157439

(i)Int,Cl,4

厅内整理番号

@公開 昭和63年(1988)6月30日

H 01 L 21/88

J-6708-5F

審査請求 未請求 発明の数 1 (全5頁)

毎発明の名称

7/11 2007 14:49 EA Printed: 14-11-2007

スルーホール内の多層配線構造

紐別記号

创特 頭 昭61-304454

砂出 額 昭61(1986)12月20日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

②出 昭 人 宫士通株式会社 神奈川県川崎市中原区上小田中1015番地

砂代 建 人 弁理士 井桁 貞一

1. 宛明の名称

スルーホール内の多層配料構造

2.将齐替求范雎

英板(20)のスルーホール(21)内の配環 を複数の配準度(24、26、28)の夫々が絶 暴潤(25.27)を介して明想された多頭頻繁 とし、直つ上記各記額頭の上記紙板の長間(22) 及び裏面(23)上への延在越(26日、26日、 28年、28日)に、他の駐車との投稿部(35 ~38)を思けてなるスルーホール内の多根配料 威 迈 。

3.発明の詳細な説前

苹葉原はスルーホール内の多類配線構造におい て、スルーホール内の登録を多数視許として、ス ルーホールの数を少なくすること及び揺板袋面の **強機器数を可能としたものである。**

(座を上の利用分野)

水発明はスルーホールの内の多種配数器道に頭

(在来の技術)

木窪明看は先に、郊4回に示すように、半海仏 マザーチップ1上に長数の半導体ディバイスチッ プ2、3、4を積盛してなる網路の半線水敷置を 足撃した。この半導体ディバイスチップ2(3. 4)は、この上側に経済された半導体ディバイス チップとこの下側の本導体ディバイスチップとの 両の電気的搭続をとるため及び半導体ディバイス チップ自体内の非導体ディバイス面与との衝気的 接続をなるため、内型脱線を行している。内部配 醇は基板のスルーホールー個所につき一配器であ る。37.7 20中、6、7、8はスルーホール、9. 10.11は夫々スルーホール6.7、8内の一 **密構造の内型駅的である。**

(2)

特開昭63-157439

特開昭63-157439(2)

(元明が解決しようとする同頭点)

このため、半導体ディバイスチップ2(3、4) には、上記の電気的接続に必要とされる数と向数 のスルーホールを形成することになる。このスル ーホールは囲えばエッチングにより形成される。 こいで特に半導体ディバイスチップの各板が 400 ~ 500gと厚い場合には、スルーホールの径を小 とし、関り合うスルーホールの頭の頭扇を張くす ることが特に囚難となる。

このように、スルーホールの立が多いこと、及 ひスルーホールの両層が広いことにより、半導体 ディパイステップ2(3、4)の表面の配線を設 難とすることが出来ないという問題点があった。

【問題点を解決するための手位】

本発明のスルーホール内の多数配線構造は、は 成のスルーホール内の配款を設置の配配の夫々 が船輪廻を介して積置された多型構造とし、且つ 上稿各館聯獲の上記盛掘の表面及び背面上への底 在部に、他の配拳との接続部を設けてなる。

を例えばエッチングにより形成する。配数を多想 係造とする風像で、スルーホール21の数は少な くてよく、得えは一つでもよく、またスルーホー ル21の足りは大きくてもよく、スルーホール 21は容易に形成される。 なお、 表版20には半 準体ディバイス体(闘宗せず)が形成されている。 次、第2回(8)に示すように、スルーホール 21の内図面及び最極20の表面22及び雲面 23のうちスルーホール21の前口近例本にn! 紅散藍24を形成する。これが第1配線層を構成

次いで、無限化を行って、第2回(C)に示す ように、折1絶除階としてのSIO。換25を、 スルーホール21の内周両及び延復20の委案派 をカバーするように形成する。

次いで、CVDを行なって、東2同(D)に示 すように、SIO; 放25上にドーフトポリシリ コンを複数させ、知2股間窓としてのドープトボ リシリコン膜26を、スルーホール21の内周両 及びは確20の表面面に形成する。

(# M)

スルーホール内の産型を多面構造としたことに より、スルーホールについては必要とされる数が 減り、各についての劉覇も互称され、スルーホー ルが形成し易くなる。

冬配督羅の母板の表露面上への延在前に他の紀 ねとの投稿型を設けたことにより、始続罪を密接 して配することが可能となり、装御面の配線層の 苗輔化が可能となる。

(武海南)

羽1割は木発射のスルーホール内の多層を模板 酒の一支施療を示し、類2回(A)乃至(G)は 多類配植機類の製造工程を示し、第3回は第1例 のスルーホール内の多層配ね板造を選用した半線 体ディバイスチップ(半導体装置)を示す。

羽1回の多階型数構造を、その型造工程に合っ て説明する。

まず、第2回(A)に示すように戻さてが 300 - 5004のp-S(季穀20にスルーホール23

次いで、鳥瞰化を行なって、上記版26の表摘 全体に、即ちスルーホール内周面及び最級の上下 両に、鉢2数(E)に示すように、針2砲撃撃と してのSi0。膜27を形成する。これにより、 ドープトポリシリコン数2もが上下よりSiO。 鎖25、27により使まれた状態となる。

次いで、再びCVDを行なって、第2周(F) に示すように、SIO、駅27上にドーフトボリ シリコンを被狙させ、第3配位版としてのドープ トポリシリコン類28を、スルーホール21の内 周面及び星板の狭度面に形成する。

こゝで、腹形成方法として、瓜衣、無数化及び CVDを用いているため、頭2個(八)に示すよ うにスルーホール21の長さと(は収20のなさ t に登しい) が長くとも、前足の拡散面タイ及び **設25~28は非にスルーホール21の内間面に** も確実に形成される。

次いで刺 2 図(G)に示すように、スルーホー ルの部分をAu(又はPD/Sn)によりメッキ し、風略風陶殿としてのAuF29を形成する。

(3)

特開昭63-157439

特開昭63-157439(3)

次に、第1回に示すように、多板の表面22及 び쿀両23のうちスルーホール21の頃口の近辺 の所定の商所を選択的にエッチングしてコンタク トホール31~34を形成し、短級感としてのパ ッド35~38を形成し、パッド35~38及び A U 瞬29の上下草却29a.29 b を除いて、 PSG製の暗経面39、40を形成する。

パッド35.36は夫々ドープトポリシリコン 以26、28の基板要面22例への配在図26a, 28aに取けてある。別のパッド37.38は夫 々ドープトポリシリコン終26.28の基板電面 23個人の耳在間26b、28bに設けてある。

基板20の表面のパッド35と基面のパッド 37々がドーアトポリシリコン調26により粘盤 まれている。パッド36とパッド38とは、別の ドープトボリシリコン暴28により結論されてい る。上層部298と下槽部290とは、スルーホ ール21内のAu屑29目休により電気的に提携 されている。

更には、第1箇中、兰点姫尊で示すように、多

板20の名面22頃に最面配線41をその一端が バッド35、38及び電部29五年と推搡され、 復耀が段級 20上の準導体ディバイス語(図示せ ず)と技載されるようにして形成する。 袋面配数 41の一部の他類にはチップ核感用のパンプ(図 示せず)が形成される。同じく、基板20の集面 23例にも、東西配線42をその一環がバッド 37,38及び類期29b等と提供されるように して形成する。何知にはチップ發展用のバンプ (四示せず)が形成される。

こゝで、バッド35~38、上下端都29日。 29りは比較的自由度をもって近接して配されて おり、海面配線41及び雲面配配42は共に数額 に形成される。

特にパッド35~38についてみると、これが 接続される相手との関係で投続がし続い位数に虚 することが出来、表面配施すり及び恐怖配数12 をバターニングがし弱い構造とし切る。

以上により、内型配算を多慮機器としてなる部 3 関中一の半導体ディバイスチップ5 0 が行られ

۵.

この半季体ディバイスチップ50は、路3箇に 示すように半導体マザーチップ51上にパンプ 52、53を利用して変数される。更にチップ 5.0 と母四じ縄型の半導体ディバイスチップ 5.4。 5.5 がチップ 5.0 上に番磨して実質され、三駆機 適の半導体装置56が得られる。

なお、第2回(C)、(E)に示す熱菌化によ ಎಽಃ೧, #१7ಥೀ೮೮, C∨ロ೮≠೭ Sit Na 既としてもよい。また、第2病(D)。 (F)に示すドーアトポリシリコン酸 26. 28 の代わりに、CVDによるタングステンシリサイ ドなどのシリサイド膜としてもよい。またAu槲 29の代わりにPb/Sn酉としてもよく。この 集合にはリフローにより平坦化を行なってもよい。

(我明の効果)

木鬼間によれば、スルーホール内の配覆が多辺 構造であるため、従来の私に退所構造である組合

に比べて、スルーホールの数を少なくすることが 出来、スルーホールの弦の糾形が緩和され、スル ルーホールを容易に形成することが出来、しかち 複数の接続型が近接して配されるため、医面に放 横な尾頭を形成することが出来、例えば多頭に積 望して実発される半薄体ディバイスチップに適用 してお効である。

4. 関面の歴史な説例

第1回は本発明のスルーホール内の多数配換機 造の一実護府を示す数、

知2回(A)乃至(G)はスルーホールののな 層配和構造の製造工程を示す因.

第3回は第1回のスルーホール内の多層配線機 西を内障配額として適用してなる半線体製図を **深す図.**

類4団は内部配取が単面構造である半物体装置 を示す面である.

図において、


20はp-51 75 板、

21はスルーホール、

(4)

特開昭63-157439


持原昭63-157439(4)




本発明のスルーホール内の多層配線構造の 一要絶例を示す図

英 1 🗃

に関入 弁理士 井 桁 東 一







-192-

(5)

特開昭63-157439

特開昭63-157439(5)





内部配線が単層構造である 半導体装置を示す図 第 4 図